MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP1241129

Publication date:

1989-09-26

Inventor:

IMAI KEITAROU others: 02

Applicant:

TOSHIBA CORP

Classification:

- International:

H01L21/302; H01L21/306

- european:

Application number:


JP19880067100 19880323


Priority number(s):


Report a data error here


Abstract of JP1241129

PURPOSE:To round the corner of silicon in an opening section in a trench effectively, and to improve element characteristics by exposing the corner of the opening section of silicon to the trench of silicon formed through an anisotropic dry etching method and performing wet-etching or dry-etching of silicon. CONSTITUTION: A mask material 3 is shaped to an silicon substrate 1, and, a window 4 is bored to the mask material 3. Silicon in the lower section of the window 4 is etched through anisotropic dry etching while using the mask material 3 as a mask, thus forming a trench 5. One part of the mask material 3 is etched to expose the corner 6 of the opening section of silicon, silicon is wet-etched, and the steep shape of the silicon corner 6 of the opening section in the trench 5 is rounded. Accordingly, the characteristics of an element shaped into the trench section 5 can be improved.









Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑬日本国特許庁(JP)

(1) 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-241129

filnt. Cl. 4

識別記号

庁内整理番号

④公開 平成 1年(1989)9月26日

H 01 L 21/302 21/306 M-8223-5F S-7342-5F

審査請求 未請求 請求項の数 2 (全3頁)

②発明の名称 半導体装置の製造方法

②特 顧 昭63-67100

公出 顧 昭63(1988)3月23日

⑫発 明 者 今 井 馨 太 郎 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

创発 明 者 大 谷 泰 一 神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

@発 明 者 伊 藤 康 浩 神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

⑪出 顋 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

邳代 理 人 弁理士 則近 憲佑 外1名

明 相 4

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
 - (1) シリコン基板に対し、マスク材を形成する工程と、マスク材に窓をあける工程と、マスク材をマスク村である工程と、マスク材をマスクとして具方性ドライエッチングによって窓の下部のシリコンをエッチングしてシリコン間口のコーナを賃出する工程と、しかる後にシリコンをウェットエッチングする工程とを具備することを特徴とする半導体装置の製造方法。
 - の 前記シリコンをウェットエッチングする工程 に代わり、シリコンを等方性ドライエッチング する工程を用いることを特徴とする請求項1記 載の半導体装置の製造方法。
- 3. 発明の辞紹な説明

(発明の目的)

(厳集上の利用分野)

本売明は半導体装盛の製造方法に係り、特に具

方性ドライエッチング法によって加工されたシリコンの際においてエッチング法によって効果的に シリコンの角部を丸める工程を有する半導体装置 の製造方法に関する。

(従来の技術)

特開平1-241129(2)

類層を励去する工程が必要である。従来からこの 後処理工程としてはシリコンのウェットエッチン グ処理或はその技術の延長としてシリコンのドラ イエッチング処理が行われている。

しかし、S10。等のマスク材をマスクとしてRIE法によってシリコンに津を形成した場合、準の限口部のシリコンのコーナはほご直角の急峻な形状を示している。さらにマスク材便面とシリコン牌部側面は同一面によって構成されていることになる。したがって、シリコンのウェットエッチングを行った場合は同時に急峻なコーナ形状を丸めることはできない。

このような急敏なコーナを有した滞部にトレンチキャパンタを形成すると、コーナ部でのキャパンタ酸化膜の薄膜化が生じ、さらに動作時にこの部分で電界の集中が生じるため、酸化膜の耐圧劣化を招くことになる。このような酸化膜の耐圧劣化は番子特性を著しく劣化させることになる。

(発明が解決しようとする課題)

ナを他処理工程時に同時に効果的に丸めることが

この場合、マスク材偶面とシリコン牌偶面とは
同一面をもって形成されているため、一旦マスク
材を一部エッチングし、マスク材を強邁させることが必要である。これによってシリコンのウェットエッチング式いはドライエッチングによってコーナを丸めることができる。この時のマスク材の工・ナを丸めることができる。この時のマスク材の正とより後退量はシリコンコーナの丸めの程度によって変わってくるが、効果的な丸めを持るためには 100人以上必要である。

以上のように、本見明によれば、異方性ドライエッチング法によるシリコンの課形成後隣隅口部の急峻なシリコンのコーナを、後処理工程と同時に効果的に丸めることができる。これによって、この傑部に形成された男子の特性を大きく向上させることが可能となる。

(実施例)

第1回(a)~(a)は本発明をDRAMにおける

本発明は上記の点に思み、異方性ドライエッチング法によって形成されたシリコンの際に対し、 後処理工程でのシリコンのウェットエッチング或 いはドライエッチングにおいて同時に課題口のの 急峻なシリコンコーナの形状を丸めることによっ て、この様的に形成される兼子の特性向上を図り、 もってDRAMなどにおける新子特性の向上を可 能とした半導体装置の製造方法を提供することを 目的とする。

【発明の構成】

(課題を解決するための手段)

本発明は、異力性ドライエッチング法によって 形成されたシリコンの牌に対し、一旦マスク材を 一部エッチングしてシリコン関ロ部のコーナを舞 出し、その後、シリコンのウェットエッチング 収 いはドライエッチングを行い、急峻なシリコンコ ーナを効果的に丸める。

(作用)

本発明によれば、具方性ドライエッチングによって形成されたシリコン湾の間口部シリコンコー

トレンチャャパンタに適用した実施例の製造工程を示す新面面である。まず、第1回(a)に示すように例えば比抵抗5~50 Q・cmのp型(100)ンリコン基根1を用意し、フィールド絶象膜2を形成した後、全面に厚さ1 は程度のCVD酸化膜3を形成する。このCVD酸化膜3に対し通常の写真な刻法によって窓4を関ける。この後、これをマスクとして反応性イオンエッチング(RIE) 法により、シリコン基板表面に重直盤を有する欲さ3 は程度の撰5を形成する(第1回(b))。

この後、マスク材であるCVD酸化原3をフッ 酸系水熔版で 200人エッチングし後退させる (第 1 図(a))。 この場合、マスク材は材質の異なる 多層膜を用いてもよい。

しかる後、例えばCF。〇。 適合ガスの低圧ブラズマ中でシリコンの等方性ドライエッチングを行うと、第1回(d)に示すように課頭口部のコーナ6を丸めることができる。この時、例えばアルカリ系水移枝によるウェットエッチングによっても項様の効果を得ることができる。

待開平1-241129(3)

この後は、CVD酸化腺3をエッチング除去して、n型不純物度7を形成させた後、キャパンタ酸化腺8、プレート電便9を形成してトレンチキャパンタが完成する(第1図(d))。


この実施例によれば、RIEにより形成された 環関口部のシリコンコーナを効果的に丸めること ができ、キャパシタの特性を大きく向上させるこ とが可能となる。したがって、この実施例によれ は信頼性の高い高値積口RAMを得ることができ


本発明は上記実施例に扱ることなく、一般に具 方性ドライエッチング法によって加工された凹凸 を有するシリコン表面上に兼子を形成する半導体 装備の製造方法に応用することができる。


〔発明の効果〕

本務明によれば異方性ドライエッチング法により加工されたシリコンの際において、課間口部のシリコンのコーナを効果的に丸めることができ、 選予特性を向上させることができる。

4. 図面の簡単な説明







第1回は本見明の一実施例によるDRAMセルの製造工程を示す新函國である。

1 …p型(100) シリコン基板、2…フィールド酸化膜、

3…CVD酸化膜、

4…常、

5…课。


6…シリコンコーナ、


7…n型不約物層、

8…キャパシタ酸化酶。

9 …プレート電極。

代理人 弁理士 別 近 憲 佑 同 格 山 允 之





第 1 图